This sponsored article is brought to you by Applied Materials.

歴史の転換点において、進歩は個人の brilliance だけでは成し得ませんでした。Human Genome Projectのような最も重要なブレークスルーは、新しい運用パラダイムを必要としました。それは、世界最高の人材を一つのミッションに集中させ、共通のプラットフォームを確立し、重要なインフラを共有し、フィードバックループを短縮することです。利害関係が大きく、タイムラインが圧縮されている場合、逐次的でサイロ化されたイノベーションは追いつくことができません。

今日のAI時代は、同様の要求を持つエンジニアリングレースを生み出しています。あらゆる企業が、より高性能なAIシステムをより速く提供しようとしています。しかし、パフォーマンスはもはやコンピュートだけで定義されるものではありません。AIのワークロードは、データの移動がますます支配的になっています。多くの場合、ビットの移動はコンピュート自体と同等か、それ以上のエネルギーを消費します。その結果、ビットあたりのエネルギーを削減することで、ピークコンピュートの向上と並行してシステムレベルのパフォーマンスを拡張できます。

エネルギー効率の高いAIへの道は、3つの密接に相互接続された領域にまたがるシステムレベルのエンジニアリングを通ります。

  • ロジックでは、ワットあたりのパフォーマンスが、効率的なトランジスタスイッチング、低損失電力、および高密度配線スタックを通じた信号伝送に依存します。
  • メモリでは、帯域幅と容量の需要の急増がメモリウォールを露呈させ、プロセッサ能力がメモリアクセスよりも速く進化しています。
  • 先進パッケージングでは、3D統合、チップレットアーキテクチャ、高密度インターコネクトが、コンピュートとメモリを近接させ、モノリシックスケーリングではもはや維持できないシステム設計を可能にします。

これらの領域は、もはや独立して最適化できません。ロジック効率の向上は、十分なメモリ帯域幅がなければ停滞します。メモリ帯域幅の進歩は、パッケージングが熱的・機械的制約の中で近接性を実現できなければ不十分です。一方、パッケージングは、フロントエンドデバイス製造とバックエンド統合プロセスの両方の精度によって制約されます。

オングストローム時代において、最も困難な問題は境界で発生します。パッケージ内のコンピュートとメモリの間、フロントエンドとバックエンドの統合、そして精密な3D製造に必要な密接に結合したプロセスステップの間です。そして、まさにこの境界駆動の複雑さこそが、従来のイノベーションモデルが破綻するポイントです。

従来のR&Dワークフローは、オングストローム時代AIには遅すぎる

数十年にわたり、半導体業界のR&Dモデルはリレーレースに似ていました。能力はエコシステムの一部分で開発され、統合と製造を通じて下流に引き渡され、チップおよびシステム設計者によって評価され、その後で次の反復のためにフィードバックされる、というものです。このモデルは、比較的モジュール化されたステップが独立してスケールされ、製造フローに単純に組み込める場合に機能しました。

しかし、AIのタイムラインはこのルールを覆しました。オングストロームスケールの寸法では、物理学がスタック全体に避けられない結合を強制します。材料の選択が統合スキームを形成し、統合が設計ルールを定義し、設計ルールが電力供給を決定し、配線が熱予算を設定し、最終的に熱がパッケージングスケーリングを制約します。システムアーキテクトは、各主要な半導体技術の転換点が成熟するまで10〜15年待つことはできません。

約50億ドルの投資を表すEPICは、米国史上最大規模の先進半導体装置R&Dへのコミットメントです。

材料イノベーションを新興デバイスアーキテクチャと整合させ、両方を製造可能な精度で統合するために必要なツールとプロセスを開発するには、長期的な視点が不可欠です。Applied Materialsでは、お客様とともに、次の3〜4世代にわたる道筋を描き、ロードマップを最大10年先まで拡張しています。

オングストローム時代は、サイロを打ち破り、業界の最高の人材を結集することを要求します。リーディングカンパニーから一流の学術機関まで、問題が結合しているなら、解決策も結合していなければなりません。タイムラインが圧縮されているなら、ラーニングループも圧縮しなければなりません。イノベーションするだけでは不十分です。私たちはイノベーションの方法をイノベーションしなければなりません。

EPIC：高速度共同イノベーションのためのセンターとプラットフォーム

これが、Applied Materials EPIC Centerが解決するために設計された課題です。

約50億米ドルの投資を表すEPICは、米国史上最大規模の先進半導体装置R&Dへのコミットメントです。2026年に開設されるEPICは、初期段階の研究から本格的な製造までの道筋を短縮するためにゼロから構築された最先端のクリーンルーム機能を提供します。しかし、施設はモデルの一部に過ぎません。EPICはまた、プラットフォームであり、ラボからファブへのアイデアの移動方法を革新する高速度共同イノベーションのためのオペレーティングシステムでもあります。

Diagram comparing traditional and EPIC chip innovation timelines showing 2x faster path EPIC is a platform, an operating system for high-velocity co‑innovation that revolutionizes how ideas move from the lab to the fab.Applied Materials

EPICモデルは従来のワークフローを圧縮します。顧客エンジニアは初日からAppliedの技術者と並んで働き、孤立したプロセス最適化や下流への引き渡しを超えます。共有されたセキュアな環境の中で、EPICは原子レベルのモデリング、テストビークル、プロセス開発、検証、および計測フィードバックを緊密に統合します。開発の後半で表面化していた制約が早期に特定され、対処されます。

その結果、エコシステム全体に恩恵をもたらす、潜在的に2倍高速なパスが一つの屋根の下で実現します。

  • チップメーカーは、AppliedのR&Dポートフォリオへの早期アクセス、より高速なラーニングサイクル、次世代技術の量産製造への加速した移行を獲得します。
  • エコシステムパートナーは、先進製造技術への早期アクセスと、材料イノベーションを通じて可能になるコラボレーション機会を獲得します。
  • 学術機関は、ラボからファブへのパイプラインを強化し、将来の半導体人材の育成を支援する機会を獲得します。

数十年にわたる共同開発を基盤に、私たちはロジック、メモリ、先進パッケージングにわたるパートナーとともに、AIのエネルギー効率における次の飛躍を実現するためにイノベーションパイプラインを再構築しています。

先進ロジックの加速

ロジックはAIコンピュートのエンジンであり続けます。しかし、オングストローム時代において、システムレベルの向上は電力とエネルギーによってますます制約されています。AIパフォーマンスの拡張は、ワットあたりのパフォーマンスを向上させるアーキテクチャに依存するようになり、コンパクトなフットプリント内で密度を向上させつつ電力効率を維持するゲートオールアラウンド（GAA）トランジスタのような3Dデバイスへの移行を加速させています。

これらのアーキテクチャシフトは前例のない規模で展開されており、ロジックロードマップはすでに第一世代GAAを超えて、より先進的な設計へと拡張されています。一つの重要な例は、バックサイドパワーデリバリーを備えたGAAです。これにより、厚い電源ラインがウェハの裏側に再配置され、抵抗損失が低減され、フロントサイドのルーティングがより密なロジックセル統合のために解放されます。もう一つの例は、隣接するGAA PMOSとNMOSトランジスタをより近づけ、その間に誘電体絶縁壁を挿入して電気的干渉を最小化するものです。さらに先では、相補型FET（CFET）がPMOSとNMOSデバイスを直接積み重ねることで密度スケーリングをさらに押し進めます。

これらのアーキテクチャは、厳密なリソグラフィに依存せずにワットあたりのパフォーマンスとロジック密度に説得力のある向上をもたらしますが、統合の複雑性を大幅に高めます。今日、単一のGAAデバイスの製造には、2,000を超える密接に相互依存するプロセスステップが関与する可能性があります。同時に、これらの先進ロジックデバイスを接続するための配線スタックは、ますます高く密になっています。現在開発中の最先端GPUは、切手サイズよりわずかに大きい面積に3,000億を超えるトランジスタを詰め込み、2,000マイルを超える配線で相互接続しています。

このレベルの複雑性において、これらの精密な3Dデバイスと配線スタックを作成するために使用されるプロセスステップは、独立して最適化することはできません。設計とプロセスは同期して進化しなければならず、材料イノベーションと製造方法はデバイスアーキテクチャと並行して進化しなければなりません。EPICの共同イノベーションモデルは、まさにこの収束を加速させるために設計されており、ロジックコンピュートがロードマップが要求するペースでAIのフロンティアを継続的に押し進めることを可能にします。

メモリロードマップへの電力供給

同時に、AIコンピューティング時代は、データが生成、移動、処理される方法を根本的に変えており、特にDRAMなどのメモリ技術が、AIシステムが必要とするエネルギー効率の高いパフォーマンスを提供する上で中心的な役割を果たすようになっています。モデルがより大きく、よりデータ集約的になるにつれ、DRAMロードマップは、より高い密度、より大きな帯域幅、およびワットあたりの高速アクセスを提供するアーキテクチャへとシフトしています。

DRAMセルレベルでは、このシフトは、6F²埋め込みチャネルアレイトランジスタ（BCAT）から、よりコンパクトな4F²アーキテクチャへの移行を推進しており、これによりトランジスタを垂直に配置して密度を向上させ、チップ面積を削減します。4F²を超えて、ワットあたりのパフォーマンスの向上を維持するには、2Dスケーリングだけでは実現できないものを超える必要があります。そのため、業界は3D DRAMに移行し、メモリセルを垂直に積み重ねて制約されたフットプリント内で容量を追加しています。これらの構造が高くなり、アスペクト比が激しくなるにつれ、3次元での高移動度材料エンジニアリングがパフォーマンスと信頼性にとってますます重要になります。

メモリセルアレイを超えて、DRAMスケーリングのためのもう一つの強力なレバーは、周辺回路の縮小です。これにはロジックトランジスタとインターコネクト配線が含まれます。一つの新興アプローチは、DRAMセル用に最適化されたウェハとCMOSロジック用に最適化されたもう一つのウェハを、複数の配線層を使用してボンディングすることにより、選択した周辺機能をDRAMアレイの下に配置します。

並行して、DRAMパフォーマンスは、メモリ周辺部でロジックで証明されたエンハンサーを活用することで拡張されています。これには、埋め込みシリコンゲルマニウムやストレスフィルムなどの移動度ブースター、改善された低誘電率（low-k）誘電体や先進銅インターコネクトなどの配線アップグレードが含まれます。メモリメーカーもまた、周辺トランジスタをプレーナーデバイスからFinFETアーキテクチャに移行させ、ロジックロードマップに従ってI/O速度をさらに向上させています。これらの価値ある転換点は、EPICのミッションの中心であり、次世代メモリシステムのために共同開発され、迅速に検証できます。

先進パッケージングによるシステムスケーリングの推進

データ移動がAIシステムにおける主要なエネルギーコストになるにつれ、先進パッケージングはシステムレベルの効率を向上させるための重要なレバーとして台頭してきました。インターコネクト距離を短縮し、帯域幅密度を増加させ、ロジックとメモリの間のデータ移動に必要な電力を削減します。

高帯域幅メモリ（HBM）は、この道筋における主要な転換点を示しています。DRAMダイを積み重ね（16層以上にスケーリング）、メモリをプロセッサの近くに配置することで、HBMはますます大規模なワーキングデータセットへの高速アクセスを可能にします。これにより、帯域幅とエネルギー効率の両方でステップファンクション的な向上がもたらされます。

より広範に、HBMのような3Dパッケージの台頭は、先進パッケージングがAI時代に中心的な役割を果たすようになっている理由を強調しています。パッケージングは、もはやロジックとメモリのデバイススケーリングだけでは克服できないシステムレベルの制約に対処するようになりました。また、AIワークロードが特定のタスクに最適化されたロジック、メモリ、専用アクセラレータを組み合わせた柔軟な設計をますます要求するようになるにつれ、モノリシックなシステムオンチップからチップレットベースのアーキテクチャへの移行を可能にします。

このロードマップを支える重要な技術は、ハイブリッドボンディングです。インターコネクトピッチがオンチップ配線に近づくにつれ、従来のバンプとマイクロバンプは密度、電力、信号完全性の基本的な限界に直面します。ハイブリッドボンディングは、インターコネクトとI/O密度を劇的に向上させることでこれらの障壁を取り除き、メモリスタックからより密接なコンピュートメモリ統合まで、幅広いチップレットアーキテクチャをサポートします。

HBMスタックのようなボンディング構造がより大きくより複雑になるにつれ、反り制御、ダイ配置、スタックアライメント、熱管理が一次的な課題になります。EPICは、材料、統合、製造にわたる早期かつ並行した共同イノベーションを通じて、これらの課題やその他の高価値先進パッケージングの課題に取り組みます。

すべてをまとめる

ロジック、メモリ、先進パッケージングを通じて、私たちの業界は、AIシステムのエネルギー効率において大きな向上をもたらす野心的なロードマップに直面しています。しかし、その可能性を実現するには、フィーチャサイズが縮小し、インターフェースが増加し、プロセス間の相互依存関係が激化する中で、画期的な材料イノベーションが必要です。これらの課題は、従来のリレーレースモデルのもとで10〜15年のタイムラインでは解決できません。私たちはサイロを打ち破り、エコシステム全体でより早期に連携し、AIの要求に追いつくためにラーニングを並列化しなければなりません。

AI時代において、進歩は電球の瞬きが製造と商業化の現実になる速度によって定義されるでしょう。唯一実行可能な道筋は、新しいイノベーションモデルであり、EPICがそれを推進する方法です。